Chất nền wafer được đánh bóng hai mặt HPSI SiC có độ tinh khiết cao 4 inch

Mô tả ngắn gọn:

Chất nền bán cách điện SiC có độ tinh khiết cao 4 inch (HPSI) của Semicera được thiết kế chính xác để mang lại hiệu suất điện tử vượt trội. Những tấm bán dẫn này có khả năng dẫn nhiệt và cách điện tuyệt vời, lý tưởng cho các ứng dụng bán dẫn tiên tiến. Hãy tin tưởng Semicera về chất lượng vượt trội và sự đổi mới trong công nghệ tấm bán dẫn.


Chi tiết sản phẩm

Thẻ sản phẩm

Chất nền bán cách điện SiC có độ tinh khiết cao 4 inch (HPSI) của Semicera được chế tạo để đáp ứng nhu cầu chính xác của ngành bán dẫn. Những chất nền này được thiết kế với độ phẳng và độ tinh khiết đặc biệt, mang lại nền tảng tối ưu cho các thiết bị điện tử tiên tiến.

Các tấm wafer HPSI SiC này nổi bật nhờ đặc tính dẫn nhiệt và cách điện vượt trội, khiến chúng trở thành lựa chọn tuyệt vời cho các ứng dụng tần số cao và công suất cao. Quá trình đánh bóng hai mặt đảm bảo độ nhám bề mặt ở mức tối thiểu, điều này rất quan trọng để nâng cao hiệu suất và tuổi thọ của thiết bị.

Độ tinh khiết cao của tấm wafer SiC của Semicera giảm thiểu các khuyết tật và tạp chất, dẫn đến tỷ lệ năng suất và độ tin cậy của thiết bị cao hơn. Những chất nền này phù hợp cho nhiều ứng dụng, bao gồm các thiết bị vi sóng, điện tử công suất và công nghệ LED, trong đó độ chính xác và độ bền là rất cần thiết.

Tập trung vào sự đổi mới và chất lượng, Semicera sử dụng các kỹ thuật sản xuất tiên tiến để sản xuất các tấm bán dẫn đáp ứng các yêu cầu nghiêm ngặt của thiết bị điện tử hiện đại. Việc đánh bóng hai mặt không chỉ cải thiện độ bền cơ học mà còn tạo điều kiện tích hợp tốt hơn với các vật liệu bán dẫn khác.

Bằng cách chọn Chất nền wafer được đánh bóng hai mặt HPSI SiC có độ tinh khiết cao 4 inch của Semicera, các nhà sản xuất có thể tận dụng lợi ích của việc tăng cường quản lý nhiệt và cách điện, mở đường cho sự phát triển của các thiết bị điện tử mạnh mẽ và hiệu quả hơn. Semicera tiếp tục dẫn đầu ngành với cam kết về chất lượng và tiến bộ công nghệ.

Mặt hàng

Sản xuất

Nghiên cứu

giả

Thông số tinh thể

đa hình

4H

Lỗi định hướng bề mặt

<11-20 >4±0,15°

Thông số điện

Dopant

Nitơ loại n

Điện trở suất

0,015-0,025ohm·cm

Thông số cơ học

Đường kính

150,0±0,2mm

độ dày

350±25 mm

Hướng phẳng chính

[1-100]±5°

Chiều dài phẳng chính

47,5 ± 1,5mm

Căn hộ thứ cấp

Không có

TTV

5 mm

10 mm

15 mm

LTV

3 mm(5mm*5mm)

5 mm(5mm*5mm)

10 m(5mm*5mm)

Cây cung

-15μm ~ 15μm

-35μm ~ 35μm

-45μm ~ 45μm

Làm cong vênh

35 mm

45 mm

55 mm

Độ nhám mặt trước (Si-face) (AFM)

Ra 0,2nm (5μm * 5μm)

Kết cấu

Mật độ micropipe

<1 cái/cm2

<10 cái/cm2

<15 cái/cm2

Tạp chất kim loại

5E10 nguyên tử/cm2

NA

BPD

1500 cái/cm2

3000 cái/cm2

NA

TSD

500 cái/cm2

1000 cái/cm2

NA

Chất lượng mặt trước

Đằng trước

Si

Bề mặt hoàn thiện

Si-mặt CMP

hạt

60ea/bánh xốp (kích thước ≥0,3μm)

NA

Vết xước

5ea/mm. Chiều dài tích lũy ≤ Đường kính

Chiều dài tích lũy<2*Đường kính

NA

Vỏ cam/hố/vết bẩn/vết nứt/vết nứt/nhiễm bẩn

Không có

NA

Chip cạnh/vết lõm/gãy/tấm lục giác

Không có

Khu vực đa dạng

Không có

Diện tích tích lũy<20%

Diện tích tích lũy<30%

Đánh dấu laser phía trước

Không có

Trở lại Chất lượng

Kết thúc trở lại

CMP mặt chữ C

Vết xước

5ea / mm, Chiều dài tích lũy 2 * Đường kính

NA

Khuyết tật ở mặt sau (lỗi ở cạnh/vết lõm)

Không có

Độ nhám lưng

Ra 0,2nm (5μm * 5μm)

Đánh dấu laser phía sau

1 mm (từ cạnh trên)

Bờ rìa

Bờ rìa

vát mép

Bao bì

Bao bì

Sẵn sàng cho Epi với bao bì chân không

Bao bì cassette nhiều wafer

*Lưu ý: "NA" nghĩa là không có yêu cầu. Các mục không được đề cập có thể ám chỉ SEMI-STD.

tech_1_2_size
tấm wafer SiC

  • Trước:
  • Kế tiếp: