Quy trình sản xuất chất bán dẫn – Công nghệ Etch

Cần có hàng trăm quy trình để biến mộtbánh xốpthành chất bán dẫn. Một trong những quá trình quan trọng nhất làkhắc- nghĩa là khắc các mẫu mạch tinh xảo trênbánh xốp. Sự thành công củakhắcQuá trình này phụ thuộc vào việc quản lý các biến khác nhau trong phạm vi phân phối đã định và mỗi thiết bị khắc phải được chuẩn bị để hoạt động trong điều kiện tối ưu. Các kỹ sư quá trình khắc của chúng tôi sử dụng công nghệ sản xuất tuyệt vời để hoàn thành quy trình chi tiết này.
Trung tâm Tin tức SK Hynix đã phỏng vấn các thành viên của nhóm kỹ thuật Icheon DRAM Front Etch, Middle Etch và End Etch để tìm hiểu thêm về công việc của họ.
khắc: Hành trình cải thiện năng suất
Trong sản xuất chất bán dẫn, khắc đề cập đến các mẫu khắc trên màng mỏng. Các mẫu được phun bằng plasma để tạo thành đường viền cuối cùng của từng bước quy trình. Mục đích chính của nó là trình bày hoàn hảo các mẫu chính xác theo bố cục và duy trì kết quả thống nhất trong mọi điều kiện.
Nếu có vấn đề xảy ra trong quá trình lắng đọng hoặc quang khắc, chúng có thể được giải quyết bằng công nghệ khắc chọn lọc (Etch). Tuy nhiên, nếu có sự cố xảy ra trong quá trình khắc, tình hình sẽ không thể đảo ngược được. Điều này là do cùng một vật liệu không thể được lấp đầy trong khu vực khắc. Do đó, trong quy trình sản xuất chất bán dẫn, việc khắc axit là rất quan trọng để xác định năng suất tổng thể và chất lượng sản phẩm.

Quá trình khắc bao gồm 8 bước: ISO, BG, BLC, GBL, SNC, M0, SN và MLM.
Đầu tiên, giai đoạn ISO (Cách ly) khắc (Etch) silicon (Si) trên tấm bán dẫn để tạo ra vùng tế bào hoạt động. Giai đoạn BG (Buried Gate) hình thành dòng địa chỉ hàng (Word Line) 1 và cổng tạo kênh điện tử. Tiếp theo, giai đoạn BLC (Bit Line Contact) tạo kết nối giữa ISO và dòng địa chỉ cột (Bit Line) 2 trong vùng ô. Giai đoạn GBL (Peri Gate+Cell Bit Line) sẽ đồng thời tạo dòng địa chỉ cột ô và cổng ở ngoại vi 3.
Giai đoạn SNC (Storage Node Contract) tiếp tục tạo kết nối giữa vùng hoạt động và nút lưu trữ 4. Sau đó, giai đoạn M0 (Metal0) hình thành các điểm kết nối của S/D (Storage Node) ngoại vi 5 và các điểm kết nối giữa dòng địa chỉ cột và nút lưu trữ. Giai đoạn SN (Nút lưu trữ) xác nhận công suất của thiết bị và giai đoạn MLM (Kim loại nhiều lớp) tiếp theo sẽ tạo ra nguồn điện bên ngoài và hệ thống dây điện bên trong, đồng thời toàn bộ quy trình kỹ thuật khắc (Etch) được hoàn tất.

Do các kỹ thuật viên khắc (Etch) chịu trách nhiệm chính về việc tạo khuôn cho chất bán dẫn, bộ phận DRAM được chia thành ba đội: Front Etch (ISO, BG, BLC); Khắc giữa (GBL, SNC, M0); Khắc cuối (SN, MLM). Các đội này cũng được phân chia theo vị trí sản xuất và vị trí thiết bị.
Các vị trí sản xuất chịu trách nhiệm quản lý và cải tiến các quy trình sản xuất của đơn vị. Vị trí sản xuất đóng vai trò rất quan trọng trong việc nâng cao năng suất và chất lượng sản phẩm thông qua kiểm soát biến đổi và các biện pháp tối ưu hóa sản xuất khác.
Vị trí thiết bị có nhiệm vụ quản lý, củng cố thiết bị sản xuất để tránh những sự cố có thể xảy ra trong quá trình khắc. Trách nhiệm cốt lõi của các vị trí thiết bị là đảm bảo hiệu suất tối ưu của thiết bị.
Mặc dù trách nhiệm rõ ràng nhưng tất cả các nhóm đều làm việc hướng tới một mục tiêu chung – đó là quản lý và cải tiến quy trình sản xuất cũng như thiết bị liên quan để nâng cao năng suất. Để đạt được mục tiêu này, mỗi nhóm tích cực chia sẻ những thành tựu và lĩnh vực cần cải thiện của mình, đồng thời hợp tác để cải thiện hiệu quả kinh doanh.
Làm thế nào để đối phó với những thách thức của công nghệ thu nhỏ

SK Hynix đã bắt đầu sản xuất hàng loạt các sản phẩm DRAM LPDDR4 8Gb cho quy trình loại 10nm (1a) vào tháng 7 năm 2021.

Các mẫu mạch bộ nhớ bán dẫn đã bước vào kỷ nguyên 10nm và sau khi được cải tiến, một DRAM có thể chứa khoảng 10.000 ô. Do đó, ngay cả trong quá trình khắc, lề quá trình vẫn không đủ.
Nếu lỗ hình thành (Hole) 6 quá nhỏ, nó có thể trông “chưa mở” và chặn phần dưới của chip. Ngoài ra, nếu lỗ tạo hình quá lớn, hiện tượng “bắc cầu” có thể xảy ra. Khi khoảng cách giữa hai lỗ không đủ sẽ xảy ra tình trạng “bắc cầu”, dẫn đến các vấn đề về độ bám dính lẫn nhau ở các bước tiếp theo. Khi chất bán dẫn ngày càng được cải tiến, phạm vi giá trị kích thước lỗ dần dần bị thu hẹp và những rủi ro này sẽ dần được loại bỏ.
Để giải quyết các vấn đề trên, các chuyên gia công nghệ khắc tiếp tục cải tiến quy trình, bao gồm sửa đổi công thức quy trình và thuật toán APC7, đồng thời giới thiệu các công nghệ khắc mới như ADCC8 và LSR9.
Khi nhu cầu của khách hàng ngày càng đa dạng, một thách thức khác cũng xuất hiện – xu hướng sản xuất nhiều sản phẩm. Để đáp ứng nhu cầu đó của khách hàng, các điều kiện quy trình tối ưu hóa cho từng sản phẩm cần được đặt riêng. Đây là một thách thức rất đặc biệt đối với các kỹ sư vì họ cần tạo ra công nghệ sản xuất hàng loạt đáp ứng được nhu cầu của cả điều kiện đã đặt ra và điều kiện đa dạng.
Để đạt được mục tiêu này, các kỹ sư của Etch đã giới thiệu công nghệ “APC offset”10 để quản lý các công cụ phái sinh khác nhau dựa trên các sản phẩm cốt lõi (Sản phẩm cốt lõi), đồng thời thiết lập và sử dụng “hệ thống T-index” để quản lý toàn diện các sản phẩm khác nhau. Thông qua những nỗ lực này, hệ thống đã liên tục được cải tiến để đáp ứng nhu cầu sản xuất đa sản phẩm.