SOI wafer Silicon trên chất cách điện

Mô tả ngắn gọn:

Tấm wafer SOI (Silicon On Insulator) của Semicera cung cấp khả năng cách điện và hiệu suất vượt trội cho các ứng dụng bán dẫn tiên tiến. Được thiết kế để mang lại hiệu suất nhiệt và điện vượt trội, những tấm bán dẫn này lý tưởng cho các mạch tích hợp hiệu suất cao. Chọn Semicera vì chất lượng và độ tin cậy trong công nghệ wafer SOI.


Chi tiết sản phẩm

Thẻ sản phẩm

Tấm wafer SOI (Silicon On Insulator) của Semicera được thiết kế để mang lại hiệu suất cách điện và nhiệt vượt trội. Cấu trúc wafer cải tiến này, nổi bật với lớp silicon trên lớp cách điện, đảm bảo hiệu suất thiết bị được nâng cao và giảm mức tiêu thụ điện năng, khiến nó trở nên lý tưởng cho nhiều ứng dụng công nghệ cao.

Tấm wafer SOI của chúng tôi mang lại lợi ích đặc biệt cho các mạch tích hợp bằng cách giảm thiểu điện dung ký sinh và cải thiện tốc độ cũng như hiệu suất của thiết bị. Điều này rất quan trọng đối với các thiết bị điện tử hiện đại, nơi hiệu suất cao và hiệu quả sử dụng năng lượng là điều cần thiết cho cả ứng dụng tiêu dùng và công nghiệp.

Semicera sử dụng các kỹ thuật sản xuất tiên tiến để sản xuất tấm wafer SOI với chất lượng và độ tin cậy ổn định. Những tấm wafer này cung cấp khả năng cách nhiệt tuyệt vời, khiến chúng phù hợp để sử dụng trong những môi trường cần quan tâm đến khả năng tản nhiệt, chẳng hạn như trong các thiết bị điện tử mật độ cao và hệ thống quản lý năng lượng.

Việc sử dụng tấm wafer SOI trong chế tạo chất bán dẫn cho phép phát triển các chip nhỏ hơn, nhanh hơn và đáng tin cậy hơn. Cam kết của Semicera đối với kỹ thuật chính xác đảm bảo rằng các tấm wafer SOI của chúng tôi đáp ứng các tiêu chuẩn cao cần thiết cho các công nghệ tiên tiến trong các lĩnh vực như viễn thông, ô tô và điện tử tiêu dùng.

Chọn SOI wafer của Semicera có nghĩa là đầu tư vào một sản phẩm hỗ trợ sự tiến bộ của công nghệ điện tử và vi điện tử. Tấm wafer của chúng tôi được thiết kế để nâng cao hiệu suất và độ bền, góp phần vào sự thành công của các dự án công nghệ cao của bạn và đảm bảo rằng bạn luôn đi đầu trong đổi mới.

Mặt hàng

Sản xuất

Nghiên cứu

giả

Thông số tinh thể

đa hình

4H

Lỗi định hướng bề mặt

<11-20 >4±0,15°

Thông số điện

Dopant

Nitơ loại n

Điện trở suất

0,015-0,025ohm·cm

Thông số cơ học

Đường kính

150,0±0,2mm

độ dày

350±25 mm

Hướng phẳng chính

[1-100]±5°

Chiều dài phẳng chính

47,5 ± 1,5mm

Căn hộ thứ cấp

Không có

TTV

5 mm

10 mm

15 mm

LTV

3 mm(5mm*5mm)

5 mm(5mm*5mm)

10 m(5mm*5mm)

Cây cung

-15μm ~ 15μm

-35μm ~ 35μm

-45μm ~ 45μm

Làm cong vênh

35 mm

45 mm

55 mm

Độ nhám mặt trước (Si-face) (AFM)

Ra 0,2nm (5μm * 5μm)

Kết cấu

Mật độ micropipe

<1 cái/cm2

<10 cái/cm2

<15 cái/cm2

Tạp chất kim loại

5E10 nguyên tử/cm2

NA

BPD

1500 cái/cm2

3000 cái/cm2

NA

TSD

500 cái/cm2

1000 cái/cm2

NA

Chất lượng mặt trước

Đằng trước

Si

Bề mặt hoàn thiện

Si-mặt CMP

hạt

60ea/bánh xốp (kích thước ≥0,3μm)

NA

Vết xước

5ea/mm. Chiều dài tích lũy ≤ Đường kính

Chiều dài tích lũy<2*Đường kính

NA

Vỏ cam/hố/vết bẩn/vết nứt/vết nứt/nhiễm bẩn

Không có

NA

Chip cạnh/vết lõm/gãy/tấm lục giác

Không có

Khu vực đa dạng

Không có

Diện tích tích lũy<20%

Diện tích tích lũy<30%

Đánh dấu laser phía trước

Không có

Trở lại Chất lượng

Kết thúc trở lại

CMP mặt chữ C

Vết xước

5ea / mm, Chiều dài tích lũy 2 * Đường kính

NA

Khuyết tật ở mặt sau (lỗi ở cạnh/vết lõm)

Không có

Độ nhám lưng

Ra 0,2nm (5μm * 5μm)

Đánh dấu laser phía sau

1 mm (từ cạnh trên)

Bờ rìa

Bờ rìa

vát mép

Bao bì

Bao bì

Sẵn sàng cho Epi với bao bì chân không

Bao bì cassette nhiều wafer

*Lưu ý: "NA" nghĩa là không có yêu cầu. Các mục không được đề cập có thể ám chỉ SEMI-STD.

tech_1_2_size
tấm wafer SiC

  • Trước:
  • Kế tiếp: