Bánh xốp SOI

Mô tả ngắn gọn:

Tấm wafer SOI có cấu trúc giống như bánh sandwich với ba lớp; Bao gồm lớp trên cùng (lớp thiết bị), lớp giữa chôn oxy (đối với lớp SiO2 cách điện) và lớp nền dưới cùng (silic khối). Tấm wafer SOI được sản xuất bằng phương pháp SIMOX và công nghệ liên kết tấm wafer, cho phép tạo ra các lớp thiết bị mỏng hơn và chính xác hơn, độ dày đồng đều và mật độ khuyết tật thấp.

Gửi email cho chúng tôi

Chi tiết sản phẩm

Thẻ sản phẩm

Tấm wafer SOI(1)

Trường ứng dụng

1. Mạch tích hợp tốc độ cao

2. Thiết bị vi sóng

3. Mạch tích hợp nhiệt độ cao

4. Thiết bị điện

5. Mạch tích hợp công suất thấp

6. MEMS

7. Mạch tích hợp điện áp thấp

Mục		Lý lẽ
Tổng thể	Đường kính bánh xốp 晶圆尺寸(mm)	50/75/100/125/150/200mm±25um
	Cung/Warp 翘曲度(	<10um
	hạt 颗粒度(	0,3um <30ea
	Căn hộ / Notch 定位边/定位槽	Bằng phẳng hoặc Notch
	Loại trừ cạnh 边缘去除(mm)	/
Lớp thiết bị 器件层	Loại lớp thiết bị/Dopant 器件层掺杂类型	Loại N/Loại P B/ P/ Sb/ Như
	Định hướng lớp thiết bị 器件层晶向	<1-0-0> / <1-1-1> / <1-1-0>
	Độ dày lớp thiết bị 器件层厚度(um)	0,1 ~ 300um
	Điện trở lớp thiết bị 器件层电阻率(ohm·cm)	0,001~100.000 ohm-cm
	Các hạt lớp thiết bị 器件层颗粒度(	<30ea@0.3
	Lớp thiết bị TTV 器件层TTV(	<10um
	Kết thúc lớp thiết bị 器件层表面处理	đánh bóng
HỘP	Độ dày oxit nhiệt chôn 埋氧层厚度(um)	50nm(500Å)~15um
Lớp xử lý 衬底	Xử lý loại wafer/Dopant 衬底层类型	Loại N/Loại P B/ P/ Sb/ Như
	Xử lý định hướng wafer 衬底晶向	<1-0-0> / <1-1-1> / <1-1-0>
	Xử lý điện trở wafer 衬底电阻率(ohm·cm)	0,001~100.000 ohm-cm
	Xử lý độ dày wafer 衬底厚度(um)	> 100um
	Xử lý kết thúc wafer 衬底表面处理	đánh bóng
Tấm wafer SOI có thông số kỹ thuật mục tiêu có thể được tùy chỉnh theo yêu cầu của khách hàng.